공통 게이트 증폭기(Common Gate Amplifier) 실험 해설

오늘은 공통 게이트 증폭기 실험(Common Gate)에 대해 알아보려 합니다.

 

 

대표 사진 ㅎ_ㅎ

 

---

공통 게이트에 대한 자세한 이론에 대해서는 아래 링크를 통해 읽을 수 있다.

 

2021.10.23 - [회로 관련 전공/회로 과정 통합 글] - 공통 게이트(Common Gate)의 대신호와 소신호 해석

공통 게이트(Common Gate)의 대신호와 소신호 해석

---

 

공통 게이트 증폭기(좌 : 간략한 개념, 우 : 실험교재에 표기된 내용)

 

공통 게이트는 입력이 Source에 인가되고, 출력이 드레인에서 나오는 구조입니다.

위 사진의 우측을 보면 실험에서  Vss는 입력되는 DC, Vsig는 ac가 되겠습니다.(Rss 는 전압원에 있는 저항을 표현한 것)

 

 

1. 대신호 해석

 

Source 단자에서 전압을 DC 전압을 올리면 게이트-소스 전압, 즉 Vgs의 값이 떨어지기 때문에 Id가 떨어지기 때문에 Vout은 Source에 인가되는 전압을 높일수록 증가할 것입니다.

(참고 Id = 1/2uCox(W/L)*(Vgs-Vth)^2, Vgs = Vg - Vs)

 

동작영역에 대해서는 소자마다 Vth가 다르지만 Vth가 큰 경우에는 Turn OFF로 동작도 가능할 듯 싶습니다.

 

 

대신호 동작 확인

2. 소신호 해석

 

공통 게이트의 전압이득은 Av = gmRd로 공통 소스의 전압이득과 반대의 위상을 가지고 있습니다.

(채널길이변조, Body Effect 무시)

 

 

소신호 동작 확인

 

소신호의 출력 전압은 gmRdvin 이기 때문에 전압을 키우면 출력도 커지는 것을 참고하시면 되겠습니다.

따라서 실험에 대한 결론은 CS와 비교를 하며 보고서를 적는게 가장 좋은 방법입니다.

입력 저항, 출력 저항, 전압 이득을 고려해서요

 

(실험 내용의 범위 밖 내용)

 

공통 게이트 같은 경우에는 입력 임피던스가 1/gm 이기 때문에 입력을 매칭하는데에 가장 좋습니다.

보통 CS로 임피던스 매칭을 하는 경우에 인덕터, 캡 등으로 매칭을 주로 합니다.

 

하지만 CG 같은 경우에는 50옴 매칭을 할 때 1/gm이기 때문에 임피던스 매칭을 보다 쉽게 할 수 있고, 이러한 특성 덕분에 WideBand LNA를 설계 할 때 많이 사용합니다.

 

참조 문헌


B. Razavi, Microelectronics, 2nd ed, Jhon Willy & Sons, 2015

B. Razavi, Design of Analog CMOS Intergrated Circuits, 2nd ed, Jhon Willy & Sons, 2017

 

실험 보고서 쓰는 법은 아래의 Part 들로 구성 되어있습니다.

 

Part 1. 서론 : 출처: https://doctorinformationgs.tistory.com/2?category=930785 [정보를 공유하는 이박사]

 

Part 2. 본론 :출처: https://doctorinformationgs.tistory.com/5 [정보를 공유하는 이박사]

 

Part 3. 실험 : 출처: https://doctorinformationgs.tistory.com/6 [정보를 공유하는 이박사]

 

Part 4. 결론 : 출처: https://doctorinformationgs.tistory.com/9 [정보를 공유하는 이박사]