연산 증폭기(op-amp)의 입력 바이어스 전류와 오프셋 전류(input bias current and offset current)를 datasheet로 알아보자

연산 증폭기에서 발생하는 두번째 직류문제는 입력 바이어스와 오프셋 전류이다.

오프셋 전압과 달리 이는 극성을 알 수 있다.

 

---

입력 바이어스 전류(Input Bias Current)

---

 

입력 바이어스 전류는 연산 증폭기(op-amp)가 동작하기 위해 두 입력 단자에 직류 전류가 공급이 되어야 한다. 따라서 입력 바이어스 전류가 직류 전류임을 의미하고 있다.

---

여기서 잠깐!

 

현재 해당 포스팅은 바이폴라 접합 트랜지스터(bjt)에 관한 내용이다. CMOS를 사용할 경우 낮은 주파수에서 Gate 단자는 무한대의 임피던스를 가지기 때문에 입력 전류를 받아들이지 않음을 확인해야 한다. 그럼에도 불구하고 입력 단자들은 접지로 연결되는 연속적인 직류 경로를 가져야 한다.

Operational Amplifier 설계에서 이 부분을 설명하지만 이번 포스팅에서는 언급하지 않는다.

---

 

그림 1. 입력 바이어스 전류

각 바이어스 전류는 반전, 비반전 단자에 해당하는 입력과 접지 사이에 연결된 전류원에 의해 모델링이 되며 명목상 IB1=IB2이다.(실제로는 서로 다른 값을 가진다)

 

datasheet에서는 IB1, IB2의 평균 값인 IB도 나타냄으로 이 둘의 평균 값은 다음과 같다.

 

식 1

따라서 식 1을 "입력 바이어스 전류"라고 말한다.

 

---

입력 오프셋 전류(Input Offset Current)

---

 

입력 오프셋 전류는 그림 1에서의 두 입력 전류의 차를 이야기 한다.

 

식 2

 

이상적으로는 0을 가지지만 대게 10nA의 값을 가진다.

 

---

어떤 문제를 가져올까?

---

 

아래에 있는 비반전 증폭기 보도록 하자

 

그림 2. 입력 바이어스가 추가된 입력 바이어스 전류

 

IB1은 전압원을 통해 흐르기 때문에 회로에 영향을 미치지 않지만 IB2는 R1과 R2를 통해 흐르고 오차를 만들어낸다.

중첩의 정리와 전원 변환을 이용해 IB2가 어떤 영향을 끼치는 지 확인해 보자

 

그림 3. 계산과정

 

전류의 극성을 잘 확인하며 전원 변환을 하고 계산하면 출력 전압은 반전 증폭기의 계산과정과 동일하게 풀 수 있다.

 

식 3

 

식 3을 통해 입력 바이어스 전류는 출력 전압의 DC 레벨을 올려주게 됨을 알 수 있고 IB2는 피드백 저항인 R1에만 흐른다는 것을 알 수 있다.

(오프셋 전압과 동일한 현상임을 알 수 있음)

 

이에 대한 문제를 해결하는 방법은 비반전 단자에 저항을 연결하여 가상접지가 있는 노드에 비반전 단자의 전압을 반전단에 나타내면 이 현상을 줄일 수 있다.

 

---

Datasheet(데이터 일람표)를 통한 Ios에 대해 알아보자

---

datasheet에 표기된 입력 바이어스 전류와 입력 오프셋 전류는 아래 그림 4에 나타나 있다.

 

그림 4. datasheet에 표기된 입력 바이어스 전류와 오프셋 전류

 

이 datasheet은 cmos로 제작된 op-amp인데 위에서 언급한 양보다 많이 낮은 입력 바이어스 전류와 입력 오프셋 전류를 가지고 있음을 알 수 있다.

 

식 1을 통한 입력 바이어스 전류는 1 pA를 가지며, 식 2를 통한 입력 오프셋 전류는 +- 1 pA 사이의 단위를 가지고 있음을 알 수 있다.