연산 증폭기 차동 증폭기(op-amp differential amplifier)

---

차동 증폭기가 왜 쓰이는지, 차동증폭기에 대한 어원은 이전에 포스팅한 글에서 확인 할 수 있습니다.

 

(아래 링크에서는 단일 증폭기와 차동 증폭기가 어떤 측면에서 우수한지 설명하고 있다.)

2021.10.13 - [전공(Major)/전자회로와 아날로그 회로설계] - 단일 증폭기와 차동 증폭기의 차이점과 장단점 정리

단일 증폭기와 차동 증폭기의 차이점과 장단점 정리

 

(아래 링크에서는 차동 입력, 공통 입력에 대한 어원이 정리되어 있습니다.)

2021.10.15 - [전공(Major)/전자회로와 아날로그 회로설계] - 차동증폭기의 대신호와 소신호해석

차동증폭기의 대신호와 소신호해석

---

위 내용들을 간략하게 정리하자면

 

차동 증폭기는 두 입력으로 들어오는 공통 신호(공급 전압에서 오는 잡음, 입력에서 오는 잡음)는 제거하고, 교류신호로 들어오는 성분(예를 들어 어떤 송신기에서 오는 신호 또는 어떤 신호)은 증폭시켜주는 목적으로 사용된다.

 

실제 회로의 출력 전압이 높은 차동모드 이득과 원치 않은 공통모드 이득의 합으로 나오게 된다. 아래와 같이 나오게 된다.

식 1

 

하지만 공통모드 이득은 0이 나올 수 없음을 알 수 있는데 위 링크를 읽어보면 알겠지만 op amp 내 있는 트랜지스터, 저항 등 소자들의 부정합과 같은 여러가지 이유로 공통 모드 이득은 0이 나올 수 없다.

 

따라서 해당 op-amp에서는 요구되는 어떤 성능 파라미터가 존재하게 되는데 이를 공통 모드 제거비(Common Mode Rejection Ratio, CMRR)라고 부른다.

 

이는 공통모드 변화에 의해 발생하는 원치 않는 차동 성분을 증폭의 결과를 원화는 차동 출력 성분으로써 정규화하는 것이다.

 

식 2

식 2에서 Acm-dm(common-mode to differential mode)은 Acm과 동일한 말이다.(Ad=Adm) 따라서 CMRR은 이상적인 경우에 무한대의 값을 가지며 CMRR이 높을 수록 좋다.

 

---

차동 증폭기 해석

---

사진 1을 통해 차동 증폭기에 어떤 입력이 인가되는지를 알 수 있으며 차동증폭기의 구조를 알 수 있다.

 

사진 1. 차동 증폭기 구조(우)와 반전 비반전 단자에 입력 되는 전압

 

DC로 구성된 공통 입력이 반전과 비반전 단자에 같은 양이 입력되고, 서로 반대의 위상을 가진 차동 입력에서 반대의 위상을 가진 입력(음의 값)이 반전단자로 입력, 양의 값인 입력이 비반전 단자로 입력되고 있음을 확인해야 한다.

 

해석을 위해 공통 모드 입력, 차동 모드 입력을 개별적으로 해석해본다.

 

공통 모드 입력

공통모드입력을 통해 공통모드 이득을 알기 위해 차동 모드 입력은 없다고 가정한다.

절차 1. 비반전 단자에 걸리는 전압 구하기

사진 2. 전압 분배를 통해 비반전 단자에 걸리는 전압확인

비반전 단자에 걸리는 전압은 폐회로에 존재하는 각 저항의 전압은 전압분배법칙으로 구할 수 있다.

 

절자 2. 반전 단자에 인가되는 전류(i1) 구하기

 

사진 3. i1을 구하기

 

공통 모드 입력 전압원으로부터 흘러 들어오는 전류 i1은 옴의 법칙으로부터 R1에 흐르는 전류를 구할 수 있다.

R1과 R2 사이에 있는 노드의 전압은 VR4이며 전류는 공통 모드 입력 전압과 VR4의 전압의 차를 R1으로 나누어 주면 얻을 수 있다.

 

식 3

 

---

반전 단자에 걸리는 전압이 왜 VR4인지 이해가 안가신다면

 

아래 링크를 통해 자세히 알 수 있습니다.

 

2021.05.29 - [회로 해석 기초 지식/연산 증폭기(Operational Amplifier)] - 연산 증폭기 기초 (Op amp basic)

연산 증폭기 기초 (Op amp basic)

---

절차 3. 출력 전압 구하기

 

사진 4를 통해 볼 수 있는 노드에 KCL을 적용하여 i1=i2임을 알 수 있으며

 

i1은 식 3을 통해 구해졌다. i2는 식 3을 구한것과 마찬가지로 VR4와 vo의 전압차이를 R2로 나누어 준 것과 동일하다.

 

사진 4. 출력 전압 구하기

 

식 4

 

공통모드 전압이득은 아래와 같으며 R1=R3, R4=R2로 설계하게 되면 아래와 공통 모드 이득을 0으로 만들 수 있다.

 

식 5

차동 모드 입력

공통 모드 이득을 구하기 위해 차동 모드 입력을 없애고 구했던 것처럼, 차동모드 이득을 구하기 위해 중첩의 원리를 사용하고 공통모드 입력은 없다고 생각 한다.

 

사진 1에서 주어진 입력은 아래와 같이 변경된다.

 

식 6

각각의 차동 입력 2,1을 순차적 단락시키고 각각의 출력 전압을 구한다.(Vout1을 구할때는 Vin2를 단락, Vout2를 구할때는 Vin1 단락시킴)

 

사진 5. 중첩의 원리를 통한 각각의 출력전압과 식 7(상), 식 8(하)

 

Vout2를 구할때 R4에 걸리는 전압이 반전 단자에 인가됨을 상기하자(공통모드 절차1과 동일)

각각의 출력 전압의 합은 전체 출력 전압의 합임으로 아래와 같다.

 

식 9

 

따라서 식 7-8을 식 9에 대입하여 전압이득에 대해 계산하면 아래와 같다.

 

식 10

 

식 10을 통해 알 수 있는 점은 높은 전압이득을 얻으려면 R1의 값이 낮아져야 하고 R2가 높은 값을 가져야함을 알 수 있다.

 

이는 아주 흥미로운 사실 하나를 알려주게 되는데 아래 차동 입력 저항을 알아보도록 한다.

 

차동 입력 저항

 

공통 모드입력에서 저항을 고려할 때 아래와 같은 조건이 있음을 다시 생각해보고 이를 차동 증폭기의 저항에 대입해본다면 아래와 같다.

 

식 11

 

사진 6. 입력 저항을 구하기 위한 그림

 

KVL을 통해 폐루프에 걸리는 전압 성분들은 아래와 같이 유도된다.

 

식 12

 

입력 저항을 구하기 위해 옴의 법칙을 사용하여 입력저항/입력 전류는 아래와 같은데

 

식 13

 

 

식 12의 차동 입력저항은 아래와 같이 계산이 된다.

 

식 14

 

식 14와 식 10은 어떤 상충 관계(Trade-Off)가 있음을 알 수 있다.

 

전압 이득을 키우려면 R1을 낮춰야 하지만 입력 저항을 높이려면 R1을 키워야하는 문제점이 있다.

이에 대한 해결 방향으로 계측 증폭기라는 응용 회로가 생기게 되는데 반전과 비반전 단자에 OP-AMP를 직렬로 연결하여 문제점을 해결한다.

 

---

감사의 글

 
소정의 지식을 쌓는데에 도움이 되셨다면 광고 클릭을 하여 불쌍한 대학원 노예에게 10원의 기부를 부탁드립니다.

---