연산 증폭기의 유한한 대역폭(Finite bandwidth of operational amplifier)

이상적인  연산 증폭기의 개방루프 이득은 무한하다라고 가정했다.

하지만 실제 연산 증폭기는 유한한(Finite) 이득을 가지며 연산 증폭기 내에 커패시터가 존재해 높은 주파수에서 성능을 떨어뜨리게 된다.

 

아래 그래프를 통해 이해도를 높여보도록 하자.

 

그림 1. op amp의 주파수 응답

 

그림 1을 통해서 op amp의 이득은 0 Hz(DC) ~ f1(낮은 주파수) 까지는 개방 루프 이득을 유지하지만 어떤 주파수(f1)을 지나면서 이득은 감소하게 된다.

 

그림 1과 같이 이득의 감소를 보여주기 위해 연산 증폭기 모델을 그림 2와 같이 수정한다.

 

그림 2. 전달함수로 표현되는 연산 증폭기

 

 

 

따라서 연산 증폭기의 내부 회로는 다음과 같은 전달 함수를 가지는 단일 극점 시스템으로 모델링을 할 수 있다.

 

 

식 1

식 1을 통해 알 수 있는 점은 s=jw=j2πft 임을 알 수 있다. f는 주파수를 의미하고 있음을 우리는 알 수 있고, 주파수(f)가 낮을 때는 전달함수가 A로 결과가 나오지만 높을 때는 더 낮은 값으로 나옴을 알 수 있다.

 

다시 표현하면 아래와 같다.

 

 

 

 

비반전 증폭기를 통해서 이득의 감소는 어떤 결과를 불러 오는지에 대해 알아보자

 

그림 3. 비반전 증폭기

 

계산을 해보면 아래와 같다.

 

식 3

 

식 3에서 극점을 구하게 되면 아래와 같다.

 

식 4

 

식 3과 4를 통해 식 1에 비해 이득은 낮지만 이득을 희생함으로써 더 넓은 주파수 응답을 얻을수 있음을 알 수 있다.

이는 아래 그림 4에서 알 수 있다.

 

그림 4 개방 루프 연산 증폭기와 폐루프 회로의 주파수 응답

 

---

감사의 글

 
소정의 지식을 쌓는데에 도움이 되셨다면 광고 클릭을 하여 불쌍한 대학원 노예에게 10원의 기부를 부탁드립니다.

---