정밀 정류기 (Precision Rectifier)에 대해 알아보자

정밀 정류기의 목적은 아주 작은 신호도 정류하는 회로를 실현하기 위한 것이다.

이를 이해하기 위해서 단위 이득 버퍼(unity gain buffer)부터 알아보자

 

---

단위 이득 버퍼

(Unity gain buffer)

---

아래 그림 1을 보도록 하자

 

그림 1. 단위 이득 버퍼

 

그림 1의 OP Amp는 출력이 입력에 되먹임(Feedback)이 되어 있음을 알 수 있고 R1은 부하 저항으로 생각할 수 있다.

가상접지로 인해 X노드의 전압은 아래와 같다.

 

식 1

 

따라서 출력 전압(Vout)이 입력 전압(Vin)을 따라감(follow)을 알 수 있다. 하지만 이상적인 op amp 같은 경우에서 식 1이 성립하고 결국 반전과 비반전 입력 단자 사이의 가상 접지는 아래와 같이 성립해야함을 알 수 있다.

 

 

식 2 / Vout=Vin*A0/(1+A0)이기 때문에

 

---

정밀 정류기

(Precision Amplifier)

---

단위 이득 버퍼에서 신호를 정류하기 위해서는 출력과 입력 단자 사이에 다이오드를 연결하게 되면 신호를 정류할 수 있다.

어떤 정현파의 음의 주기를 정류하고 싶은 경우 아래 그림 2를 보도록 하자.

 

그림 2. 정밀 정류기

 

Vin=0 일 때

---

이 글을 이해하기 위해서는 아래 링크를 읽어두면 도움이 될 듯하다

2021.10.02 - [회로 관련 전공/회로 과정 통합 글] - 다이오드 회로의 일정전압모델 해석

다이오드 회로의 일정전압모델 해석

 

참고할 내용

 

---

라자비 책과의 해석이 다를 수 있습니다. 만약 제가 이해한게 틀렸다면 덧글로 남겨주시기 바랍니다.

 

그림 3을 보자 Vin=0 일 때의 상태를 보여준 것이다.

 

그림 3. Vin=0 일 때

 

입력 전압이 없고 X노드의 전압 또한 R1이 그라운드에 연결되어 있어 0이다.  Y 노드의 전압은 0에 가깝다. 이는 식3과 같다.

 

식 3

 

Vx 또한 0 임으로 그림3의 저항(R1)도 전류로 인한 전압강하가 없으니 R=0으로 short circuit이 된다. 이러한 결과를 (1)로 볼 수 있다.

 

Vin > 0 일 때

 

입력 전압이 올라감으로써 A0*Vin이 되기 때문에 Vy 전압이 급격히 상승하여 노드 Y전압은 VD,on으로 볼 수 있다.

해당 전압 상승은 다이오드의 애노드 전압을 급격하게 키워지고 다이오드가 켜지고 전류가 R1으로 흐르게 된다. 입력 전압이 더 커지면 Vy 전압은 Vout 으로 볼 수 있고 이는 그림 1과 식 1과 2와 같아짐을 볼 수 있다 따라서 

 

식 4

 

이 결과를 (2)로 볼 수 있다.

 

라자비 저 마이크로 전자회로에서는 
이는 "일정 전압 모델" 해석에서 법칙 1에 속하는 다이오드가 꺼짐과 켜짐 경계 상태에 있다면 전류는 대략 0이다 라는 점을 보았을 때 R1의 전압 강하는 대략 0인 전류와 곱해졌기 때문에 0임을 알 수 있다. 그리고 Vx단자와 Vin의 단자가 전압차이를 최소화 하기 위한 시도는 Vin의 전압이 정확이 0이 아닌 아주 살짝 더큰 값이 아닐까 하는 생각이 든다.

---

반파정류기와의 차이점은 무엇일까?

 

2022.02.26 - [회로 관련 전공/회로 과정 통합 글] - 반파 정류기와 전파 정류기(Half- & Full-Wave Rectifier)에 대해 완벽하게 알아보자

반파 정류기와 전파 정류기(Half- & Full-Wave Rectifier)에 대해 완벽하게 알아보자

 

차이점

 

반파 정류기 같은 경우 출력 전압은 다이오드의 일정 전압성분만큼 감소하지만 정밀정류기는 개방루프이득 덕분에 Vout이 Vin과 비슷함을 알 수 있다. (위 링크에 언급되어있음)

---

Vin < 0 일때

 

입력전압이 음의 값으로 떨어질 때 아래 그림 4와 같다.

 

그림 4. 음의 주기를 가질 때

 

입력신호가 음의 값으로 들어가게 된다면 다이오드는 turn off 될 것이고 Vx=0, Vy 전압은 아래와 같아진다.

 

식 5

 

Y노드의 전압은 개방루프 이득과 곱해지기 때문에 OP amp의 음의 공급 전압까지 뚝 떨어짐을 알 수 있다.

이 결과를 (3)으로 보자

 

(1) - (3)의 결과를 종합

 

 

그림 5. 모든 결과를 종합 한 것이다.

 

---

전자회로 1 과정을 학습하셨습니다.

아래 링크를 통해 다음 진도와 전자회로 1의 모든 내용을 확인하실 수 있습니다.

2022.01.13 - [전공(Major)/전자회로 1 과정] - 전자회로 1 커리큘럼

전자회로 1 커리큘럼

---