대수 증폭기(Logarithmic amplifier)와 제곱근 증폭기(Square-root Amplifier)에 대해 알아보자

---

대수 증폭기

(Logarithmic Amplifier)

---

대수 증폭기의 구성은 아래 그림 1과 같다.

 

그림 1. 대수 증폭기

 

NPN트랜지스터를 Negative feedback을 시켜 만들 수 있다. 컬렉터 단자는 반전 단자에 연결되어 있고, 이미터 단자는 출력 단자에 연결되어 있으며 베이스는 그라운드에 접지 시킴을 확인 할 수 있다.

 

KCL에 따라 컬렉터 전류(Ic1)는 반전 단자에 연결된 R1의 전류의 양과 같다. 베이스-이미터 전압은 아래와 같다.

 

식 1

 

출력 전압을 알기 위해서는 식 1의 Vbe는 아래와 같다. 베이스 전압은 0 V, 이미터 전압은 Vout 임으로

 

식 2

 

따라서 Vout에 대해서는 아래와 같다.

 

식 3

 

식 3을 통해 출력은 입력 전압 (Vin)의 자연 대수에 비례하게 된다.

 

---

음의 전압 문제점은 2차 수정에 이어 적겠음

---

 

---

제곱근 증폭기

(Square-root Amplifier)

---

 

제곱근 증폭기의 구성은 아래와 같다.

 

그림 2. 제곱근 증폭기

 

NMOS를 Negative feedback을 시켜 만들 수 있다. 드레인 단자는 반전 단자에 연결되어 있고, 소스 단자는 출력 단자에 연결되어 있으며 게이트는 그라운드에 접지 시킴을 확인 할 수 있다. 드레인 전류는 아래와 같다. (채널길이 변조는 무시)

 

식 4

 

출력 전압을 알기 위해서는 식 4의 Vgs는 아래와 같다. 게이트 전압은 0 V, 소스 전압은 Vout 임으로

 

식 5

 

따라서 출력 전압에 대해서는 아래와 같다.

 

식 6

 

식 6을 보게되면 Vin의 증가에 따라 출력 전압은 제곱근 형태로 증가함을 알 수 있다.

만약 Vin이 0에 가까워지는 경우 출력 전압은 대략 -Vth만 남게 되고 오버드라이브 전압은 대략 0이 되기 때문에 edge of conduction 영역에 도달한다.

 

---

전자회로 1 과정을 학습하셨습니다.

아래 링크를 통해 다음 진도와 전자회로 1의 모든 내용을 확인하실 수 있습니다.

2022.01.13 - [전공(Major)/전자회로 1 과정] - 전자회로 1 커리큘럼

전자회로 1 커리큘럼

---