본문 바로가기
반응형

회로 관련 전공/회로 과정 통합 글86

전류 거울(Current Mirror)의 원리를 알아보자 전류 거울은 집적회로를 설계할 때 아주 유용한 기법 중 하나이다. 왜 이런 기법이 유용한지에 대해서 알아보고, 하나하나 알아가 보면서 완벽히 이해해보도록 하기 전에 공정 변화(또는 변이, Process Variation)에 대해 알아야 한다. Process Varition 종류 무엇과 연관이 되어 있을까 어떻게 되는데? µ(이동도) 온도 이동도가 달라지면 설계할 때 정한 드레인 전류의 변화 Cox(게이트-산화막 커패시터) 공정 Cox가 달라지면 설계할 때 정한 드레인 전류의 변화 Vth(문턱 전압) 온도 Vth가 달라지면 오버드라이브 전압의 변화로 인해 드레인 전류에 변화가 생김 저항(Resistor) 공정 저항 바이어스회로를 구성할 때 저항 값이 달라지면 원하는 게이트-소스 전압(Vgs)을 인가하지 못.. 2021. 10. 28.
차동 증폭기 설계(Differential amplifier design) 2021.10.25 - [전공(Major)/전자회로와 아날로그 회로설계] - Common Source Amplifier Design(공통 소스 증폭기 설계) Common Source Amplifier Design(공통 소스 증폭기 설계) 회로의 구성은 위와 같다. 공통 소스 증폭기이며, RD는 드레인 저항, CL은 뒤에 연결된 증폭기의 커패시턴스 성분이다. 집적회로를 구성할 때 증폭기 하나만으로 구성이 된 것이 아니고 여러개의 doctorinformationgs.tistory.com 수식들은 이 글과 많이 연관되어 있습니다. 보지 않으신분들은 참고하시길 바랍니다. 왼쪽 M1의 입력은 -가 아닌 (+) 입력이다. 아마 오타가 있는 듯 하다.. 허허 설계 절차 1. 토폴로지 선택(저항, 캐스코드, 축퇴형) .. 2021. 10. 27.
축퇴 저항 및 캐스코드 차동 증폭기 캐스코드 차동 증폭기 이전에 캐스코드에서 무한대의 출력 저항을 가진 전류원은 실제로 구현할 수 없고, PMOS로 구성된 부하의 값이 작으면 전압이득이 PMOS의 출력 저항을 따라가기 때문에(NMOS로 구성된 캐스코드의 출력저항이 높은 값을 가지고 있기 때문에 무시당함) PMOS를 2개로 Stack하여 올리는 것을 알고 있습니다. 완전하게 대칭인 회로인 경우 절반회로로 볼 수 있으며, 전압이득은 기존에 캐스코드에서 학습한 것과 동일하게 나옴을 알 수 있습니다. 축퇴형 차동 쌍 공통 소스 증폭기에서 축퇴 저항을 쓰게되면 제곱법칙 소자(MOS)의 선형성이 증가함을 볼 수 있는데 차동 증폭기에도 축퇴 저항을 넣어줌으로써 선형성을 증가시킬 수 있습니다. 동일한 사이즈를 가진 소자들로 가정하면 이도 절반회로로 해석.. 2021. 10. 27.
캐스코드 단(Cascode Stage)의 기본 이해를 돕기 위해 영상을 제작하여 올립니다. 아래 링크로 접속하여 보실 수 있습니다. https://contents.premium.naver.com/informationgs/takeinformationgs/contents/230910145450903ss [전자회로 2] 캐스코드 증폭기 (1) 해당 영상의 진도는 아래 링크의 진도에 대한 영상입니다. 필기 자료와 영상은 결제 후에 볼 수 있습니다. https://doctorinformationgs.tistory.com/138 contents.premium.naver.com https://contents.premium.naver.com/informationgs/takeinformationgs/contents/230910151530005vn [전자회로2] 캐스.. 2021. 10. 25.
Common Source Amplifier Design(공통 소스 증폭기 설계) 1. 토폴로지 선택(저항, 캐스코드, 축퇴형) 1) 토폴로지 선택 : 소스 폴로워, 공통 게이트, 공통 소스(축퇴형 포함), 캐스코드 2) 부하 선택 : 저항, Deep Triode MOS Resistor, PMOS 등등.. 2. Length를 선택 - 해당 공정에서 제공하는 가장 낮은 L을 선택하는 것이 좋다. 3. Vov를 선택 4. 키 디자인 방정식으로 부터 드레인 전류를 구한다. 5. 바이어스 전류를 위한 W와 부하저항을 계산한다. 1) W 2) 부하저항 6. 입출력 바이어스 전압과 소자들이 포화영역에서 동작하는지 확인한다. 회로의 구성은 위와 같다. 공통 소스 증폭기이며, RD는 드레인 저항, CL은 뒤에 연결된 증폭기의 커패시턴스 성분이다. 집적회로를 구성할 때 증폭기 하나만으로 구성이 된 것.. 2021. 10. 25.
공통 게이트(Common Gate, CG)에 대한 이론을 알아보자 이 글은 수기로 작성된 글이다. 시간이 남으면 가독성을 높이기 위해 글을 수정할 것이다. 공통 게이트에 대한 자세한 이해가 필요하시다면 아래 링크를 클릭해주세요 https://contents.premium.naver.com/informationgs/takeinformationgs/contents/240218112232509zu [전자회로 1] 공통 게이트 증폭기 (Common-Gate Amplifier) 해당 영상은 아래 포스트에 담겨진 내용과 전자회로 1에서 MOS 증폭기 중 공통 게이트단에 대해서 다룹니다. https://doctorinformationgs.tistory.com/290 결제후 영상과 필기를 볼 수 있습니다. contents.premium.naver.com 공통 게이트는 입력을 소스 단.. 2021. 10. 23.
반응형

티스토리툴바