MOS 소자의 커패시터 동작과 바랙터(Varactor)

---

위 글을 참고하면 이해하는데에 조금 더 도움이 될 수 있다.

 

2021.10.22 - [회로 관련 전공/회로 과정 통합 글] - MOSFET의 커패시턴스 성분을 알아보자

MOSFET의 커패시턴스 성분을 알아보자

---

MOS 소자의 커패시터 동작은 앞으로 전자회로 2 또는 VCO, PLL 설계에 있어 나오는 내용이다.

커패시터에 대한 간략한 이론과 MOS Cap을 알아보고, 버렉터를 알아보는 순서로 진행하도록 하겠다.

 

---

복습 : 커패시터에 대한 이론

---

 

 

일반적인 평판(Plate) 커패시터인 경우에 수식은 아래와 같다.

 

복습 식 1

 

복습 식 1에서 ε은 유전율, A는 극판의 면적, d는 극판 사이의 간격이다. 복습 식 1을 통해 커패시턴스는 면적에 비례, 거리와 반비례 하는 특성을 가졌다.

 

---

MOS 소자의 커패시터(Capacitor) 동작

---

 

MOS의 Capacitor의 동작은 아래와 같은 구성으로 되어 있다.

 

그림 1. MOS Cap

 

그림 1의 NMOS Cap은 2단자(2-Terminal) 소자로 생각할 수 있음을 알 수 있다.

 

1) 게이트 전압이 매우 음수 일 때

 

 

 

그림 2. 매우 음수일 때의 회로적 표현과 NMOS 소자의 구조 이는 축적(Accumulation) 영역으로 볼 수 있다.

 

매우 음수인 게이트 전압은 게이트에 (-) 전위(Potential)는 기판에 있는 정공을 산화막 경계면까지 끌어 당기게 됨으로NMOSFET는 축적 영역(Accumulation Region)에서 동작한다고 볼 수 있다.

 

2-단자 소자는 커패시터의 두 판(Plate)이 tox 만큼 떨어져 있음으로 Cox의 단위 면적 커패시턴스를 갖는 커패시터로 볼 수 있다. 여기서 Cox(산화물 용량)에 대해 식을 상기하자면 아래와 같다.

 

식 1

 

εox 는 SiO2의 유전율이고, tox는 산화물 두께이다.

 

2) 게이트 전압이 0에 가까울 때 (약 반전, Weak Inversion)

 

해당 내용은 MOS 물리에서 배웠던 내용과 비슷하다. 왜냐하면 게이트-소스 전압 (Vgs)가 증가함에 따라 정공의 밀도는 감소하게 되고 산화막 아래에 공핍영역이 형성되어 약 반전(Weak Inversion) 에 위치하게 된다.

 

이는 Cox와 Cdep와 직렬 연결로 볼 수 있고, Cap의 직렬 연결은 더 작은 Cgs 값을 가진다. 아래 그림 2와 같이 등가적으로 표현이 가능하다.

 

그림 3. 약반전일 때의 직렬 커패시턴스 표현

 

 

3) 게이트 전압이 약 반전 또는 문턱전압보다 클 때

 

Vgs 가 Vth보다 클 때 산화막-실리콘 경계는 채널을 형성, 단위 면적당 커패시턴스는 Cox로 돌아가게 된다. 이를 우리는 강 반전(Strong Inversion)이라 부른다.

 

그림 4. 강 반전(Strong Inversion) 일 때의 Mos Cap

 

게이트-소스 전압(Vgs)의 변화에 따라 생기는 Cgs의 변화는 아래와 같으며 세 가지 영역을 정리하면 아래와 같다.

 

그림 5. NMOS 소자의 커패시턴스-전압 특성

 

그림 5에서 커패시턴스-전압 특성은 비단조적(nonmonotonic) 증가를 보여주고 있는데 이는 VCO 설계에서 바람직하지 않다. 이는 VCO의 수학적 모델링에서 언급이 된다.

---

바랙터(Varactor, 버랙터)

---

 

현대 RFIC (Radio Frequency Integrated Circuits)에서 VCO 설계에서 MOS 바랙터를 사용한다.

기존 MOS 커패시터의 비단조적인 이슈를 해결하기 위해서 n-well 안쪽에 NMOS 트랜지스터를 하나 만들어 축척모드 바랙터를 만들어준다. 이는 아래 그림 6에서 표현이 된다.

 

그림 6. 바랙터의 구조와 기존 NMOS의 차이점

 

 

그림 6을 보게 되면 소스, 드레인 N-Well은 저항처럼 연결되어 있고 하나의 단자처럼 작동하며, 게이트는 다른 단자가 된다.

 

1) Vs > Vg 인경우

 

그림 7을 보게 되면 게이트 전압보다 소스 전압이 더 높은 것을 의미한다.

 

그림 7. 음의 Vgs 에 따른 동작

 

n-well의 전자는 실리콘-삼화막 경계면에서 밀려나고 공핍영역이 형성된다. 이는 위에서 언급한 NMOS 약 반전과 동일하게 되는데 Cox와 Cdep의 직렬 연결로 보기 때문에 작은 커패시턴스(Cmin)를 가지게 된다.

 

2) Vg > Vs 인 경우

 

그림 8. 양의 Vgs에 따른 동작

 

강 반전과 동일하게 채널을 형성하고(게이트에 양이온이 있음으로) n-well에서는 전자를 끌어 당긴다. 따라서 전체 커패시턴스는 Cox(산화막 커패시턴스) 만큼 올라가게 되면서 제일 큰 커패시턴스 (Cmax)를 가지게 된다.

 

그림 5와 같이 커패시턴스-Vgs에 대한 특성을 도시하면 아래와 같이 표현이 가능하다.

 

그림 9. 바랙터의 C/V 특성

 

그림 9를 통해 바랙터의 커패시턴스 특성은 Vgs에 따라 단조(monotonic)적인 증가 변화를 보여준다.

 

---

감사의 글

 
소정의 지식을 쌓는데에 도움이 되셨다면 광고 클릭을 하여 불쌍한 대학원 노예에게 10원의 기부를 부탁드립니다.

 

발진기, VCO와 PLL에 대한 통합 내용은

2022.03.08 - [회로 관련 전공/VCO(전압 제어 발진기)] - 전압 제어 발진기(VCO)에 대한 이론 정리

전압 제어 발진기(VCO)에 대한 이론 정리

발진기에 대한 내용은

아래 링크를 통해 다음 진도와 전자회로 2의 모든 내용을 확인하실 수 있습니다.

2022.01.12 - [전공(Major)/전자회로 2 과정] - 전자회로 2 커리큘럼

전자회로 2 커리큘럼

---