공통 이미터 증폭기 이론(Common-Emitter Amplifier)(코어해석부터 축퇴저항까지)

---

공통 이미터

(Common-Emitter)

---

공통 이미터 구조는 아래 그림 1과 같다.

 

그림 1. 공통 이미터 증폭기

 

공통 이미터(CE, Common-Emitter)는 입력을 베이스 단자에 인가하고 출력은 콜렉터 단자에서 나온다. 이미터가 공통 접지 되어 있기 때문에 공통 이미터라 부르는 것이다.

Vin 전압원은 직류 성분과 교류 성분이 함께 존재하게 되는데 직류 성분은 Q1이 활성 영역(Active Region or Mode)에 동작하기 위해 인가되고 교류 성분은 어떤 data 성분을 가지고 있는 정현 성분으로 생각하고 NPN 트랜지스터인 Q1은 Vin의 직류로부터 고정된 컬렉터 전류를 제공함과 동시에 시간에 따라 변화하는 컬렉터 성분을 제공한다.

Rc는 부하 저항(Load Resistor)으로써 사용되고 고정된 컬렉터 전류에 의해 출력 전압을 정의하고 시간에 따라 변하는 출력전압을 제공한다 따라서 저항 값에 따라 시간에 따라 변하는 출력전압의 크기는 다르다. 이에 대한 설명은 아래 링크에 이미 언급한 적이 있었다.

 

2023.03.14 - [회로 관련 전공/Basic] - 시간 영역에서의 증폭기 동작을 알아보자

시간 영역에서의 증폭기 동작을 알아보자

 

소신호 해석 (Small-Signal Analysis)

 

소신호 해석에 관해 자세히 정리한 글은 아래 링크에 정리해 두었다.

 

2021.10.09 - [회로 관련 전공/회로 과정 통합 글] - 소신호 등가모델(Small Signal Equivalent Model)에 알아보자

소신호 등가모델(Small Signal Equivalent Model)에 알아보자

 

전원 전압(Vcc or Vsupply)는 고정적인 전압을 제공함으로써 ΔV=0이다. 따라서 0V를 제공하는 접지로 볼 수 있고 이는 ac 접지로 볼 수 있다. 그리고 BJT의 소신호 등가 모델에 대한 자세한 언급은 아래 링크에 있다.

 

2022.03.06 - [회로 관련 전공/회로 과정 통합 글] - BJT의 소신호 등가모델(Small-Signal Equivalent Model)

BJT의 소신호 등가모델(Small-Signal Equivalent Model)

 

그림 1에서의 공통 이미터 증폭기는 얼리효과를 고려하지 않는다. 따라서 해당 모델의 소신호 등가회로는 아래와 그림 2와 같다.

 

그림 2. 그림 1의 소신호 등가 모델

 

그림 2에서 언급된 Vout 노드에 KCL을 적용하면 아래와 같다.

 

식 1

 

전압의존 종송전류원인 Vπ는 축퇴에 대한 영향을 받지 않고 바로 접지되어 있음으로 vin과 같은 전압이다. 따라서

 

식 2

 

입력 전압과 출력 전압의 비(전압이득)으로 표현하면 아래와 같다.

 

식 3

 

식 3을 통해 전압이득은 입력신호와 반대의 위상을 가지는데 그에 대한 이유는 첫번째로 언급한 링크에 자세히 나와 있다. 간단하게 언급해보면 Vcc - Rc - Vce - Ground 경로로 KVL을 하면 아래와 같이 나온다.

 

식 4

 

그리고 컬렉터 전류에 대한 식을 풀어서 표현하면 아래 식 5와 같다.

 

식 5

 

입력 전압이 시간에 따라 변화함으로 출력 전압도 시간에 따라 변한다 따라서

 

식 6

 

왜 식이 이렇게 나왔는지 이해가 가지 않았다면 bjt의 소신호등가모델 링크를 반드시 읽길 바란다.

 

---

공급 전압(Vcc)으로부터 전압이득의 제한

 

 

전압이득은 공급 전압보다 크게 나올 수 없고 순방향 활성 영역(Forward active region)에서 동작해야 함으로 아래와 같이 최대로 가지는 전압이득에 대한 범위는 아래와 같다.

 

 

식 7

 

---

공통 이미터의 입출력 저항(In & Out Resistance of CE)

 

입력 저항를 구하기 위해 출력을 개방시키고 입력에 테스트 전압원을 인가하면 아래와 같이 구할 수 있다.

 

 

그림 3 입력 레지스턴스를 구하기 위한 소신호 등가 모델과 식 8

 

여기서 r_π=β/gm이다. 출력 저항을 구하기 위해 입력을 단락시키고 출력에 테스트 전압원을 인가하면 아래와 같이 구할 수 있다.

 

그림 4. 출력 저항을 구하기 위한 소신호 등가 모델과 식 9

 

입출력 임피던스(또는 레지스턴스)를 구하는 것에 대한 자세한 과정은 아래 링크에 언급해 두었습니다.

 

2021.10.07 - [회로 관련 전공/Basic] - 입출력 임피던스는 왜 필요할까?

입출력 임피던스는 왜 필요할까?

 

---

얼리 효과를 고려한 공통 이미터 증폭기

(Common Emitter Amplifier Considering Early Effect)

---

위 소신호 해석에서 "BJT 소신호등가모델" 링크에서 BJT는 얼리 효과를 받는 것을 알 수 있었다. 이로 인해 소신호 해석시 컬렉터와 이미터 사이에 얼리 효과로 인한 저항 성분이 생성됨을 알 수 있다. 따라서 그림 2의 소신호 등가 모델은 아래와 같이 수정된다.

 

그림 5. 얼리 효과를 고려한 소신호 등가 모델

 

그림 5에 붉은색(노드)에 kcl을 적용하여 풀면 전압이득을 구할 수 있고 그림 4와 같은 과정으로 동일하게 진행한다면 출력 저항을 알 수 있다.

 

식 10, 식 11

 

식 10을 통해 알 수 있는 점은 얼리 효과를 고려하지 않을 때는 gm을 고정시키고 Rc를 계속 키운다면 전압이득을 키울 수 있으나 얼리 효과로 인해 적절한 회로의 바이어스 튜닝이 필요하다. 여기서 ro=VA/Ic 이다. VA는 얼리 전압이다.

---

이미터 축퇴를 가지는 공통 이미터 증폭기

(CE amp with Emitter Degeneration)

---

이미터 축퇴에 대한 언급은 아래 링크에 언급해 두었다.

 

2023.03.24 - [회로 관련 전공/회로 과정 통합 글] - BJT 바이어스 회로를 알아보자 (BJT bias circuits)

BJT 바이어스 회로를 알아보자 (BJT bias circuits)

 

이번 포스팅에서는 이미터 단자에 축퇴저항을 가지는 공통 이미터 회로의 소신호 해석이 주가 된다.

아래 그림 6과 같이 베이스 단자에 전압의 변화(∆V)가 생김을 보도록 하자

 

얼리 효과를 고려하지 않은 경우

아래 그림 6은 이미터 축퇴 저항을 가지는 공통 소스 증폭기 구조와 얼리효과를 고려하지 않은 소신호 등가모델이다.

 

그림 6. 이미터 축퇴 저항을 가지는 공통 소스 증폭기 구조와 얼리효과를 고려하지 않은 소신호 등가모델

 

소신호 등가 모델을 통해 그림 6의 전압이득은 아래와 같다. 유도 방법은 식 1을 얻은 과정을 반복하면 된다. 출력 노드에 KCL을 적용하면

 

식 12

 

 

전압 이득은 입력 전압과 출력 전압을 나눈 형태임으로 v_π에 대해 정의해야 한다. Vin -> v_π ->V_RE 방향으로 KVL을 적용하면 아래와 같다.

 

식 13

 

v_π에 대해 표현하면

 

식 14

 

식 14을 식 12에 대입하면 전압 이득은 아래와 같이 구할 수 있다.

 

식 15

 

식 15를 통해 알 수 있는 점은 이미터 단자에 축퇴 저항을 연결하는 경우 전압이득이 감소함을 알 수 있다.

전압이득이 감소하겠다고 해서 나쁜건 아니다. 이는 회로의 선형성 향상과 추후 좀 더 어려운 교재에서는 낮은 잡음을 제공해주는 역할을 한다.

 

식 15에서 1/(r_π) 는 0에 가깝기 때문에 아래와 같이 단순하게 표현이 가능하다.

 

식 16

 

식 16의 결과로 축퇴된 CE의 전압이득은 컬렉터 단자에서 들여다본 부하저항을 1/gm과 RE 저항의 합으로 나눈 것으로 볼 수 있다.

 

축퇴된 공통이미터의 입력 저항을 보도록 하자

 

그림 7. 축퇴된 CE 증폭기의 입력 임피던스 유도 방법

 

테스트 전압원에 있는 노드에 KCL을 하게 되면

 

식 17

 

KVL을 통해 나온 결과는 아래와 같다.

 

식 18

 

그리고 아래와 같이 표현도 가능하다.

 

식 19

 

그 다음으로 

 

식 20

 

축퇴된 공통 이미터 증폭기의 입력 저항은 아래와 같다.

 

식 21

 

식 21을 통해 이미터 축퇴는 입력 저항을 (1+β)Re 만큼 증가시킴을 알 수 있다. 출력 저항은 식 9와 동일하다.(얼리효과를 고려하지 않았기 때문)

 

 

얼리 효과로 인한 출력 저항의 변화

 

얼리 효과로 인해 축퇴된 공통 이미터 증폭기는 출력 저항을 매우 높게 만드는 흥미로운 결과가 나타남을 알 수 있는데 그림 8과 같은 출력 저항을 보도록 하자

 

그림 8. 이미터 축퇴를 가지는 BJT 회로의 등가모델

 

컬렉터 단자쪽에 KCL을 적용하면 아래와 같이 나옴을 알 수 있다.

 

식 22

 

그리고 그림 8에서 노드 P에 KCL을 적용하면 아래와 같다.

 

식 23

 

그리고 vπ에 대해서는 식 23과 달리 음의 전압을 가진다.

 

식 24

 

식 23, 24를 토대로 식 22를 전개하면 아래와 같다.

 

식 25

 

 

식 26

 

 

식 27

 

식 27의 출력 저항의 식은 아래와 같이 간략하게 표기가 가능하다.

 

식 28

 

얼리 효과로 인해 이미터 축퇴를 가진 컬렉터 단자의 출력 저항은 식 28처럼 출력저항이 boosting 됨을 알 수 있다.

식 28을 통해 알 수 있는 점은 컬렉터를 바라보는 저항은 매우 큼을 알 수 있다.

 

베이스 저항으로 인한 수식의 변화나 이미터 축퇴에 대한 전압이득해석을 원하시면 덧글로 적어주세요
5명이 적어주시면 그 때 이어 적겠습니다.

---

전자회로 1 과정을 학습하셨습니다.

아래 링크를 통해 다음 진도와 전자회로 1의 모든 내용을 확인하실 수 있습니다.

2022.01.13 - [전공(Major)/전자회로 1 과정] - 전자회로 1 커리큘럼

전자회로 1 커리큘럼

---