캐스코드 증폭기, 차동 증폭기 회로 주파수 응답 해석

---

증폭기의 주파수 응답 해석 2번째 글입니다.
사전 지식과 어떤 해석으로 가는지에 대한 방향은 이전 포스팅에 언급되었으니 참고 바랍니다.

2021.11.23 - [전공(Major)/전자회로와 아날로그 회로설계] - 공통 소스, 소스 폴로워, 공통 게이트의 주파수 응답(Frequency response of Common Source, Gate and Source Follower)

공통 소스, 소스 폴로워, 공통 게이트의 주파수 응답(Frequency response of Common Source, Gate and Source Follo

---

 

---

캐스코드 증폭기(Cascode amplifier)

---

각각의 기생 커패시턴스와 함께 표현한 캐스코드 증폭기는 사진 1과 같다.

전압이득을 얻기 위해서는 두개의 KCL과 하나의 KVL이 필요하다. KVL 유도는 증명과정에서 확인 할 수 있으며 증명과정은 주파수 응답 뒤 내용에서 확인 할 수 있다.

 

사진 1. 캐스코드 증폭기

 

식 1

 

식 1을 통해 극점 2개와 영점 1개가 있음을 알 수 있다.

따라서 s는 아래와 같다.

 

식 2. 좌측 두 항은 극점 맨 우측은 영점

 

 

식 2를 통해 캐스코드 증폭기의 주파수 응답은 사진 2와 같이 표현 가능하다.

 

사진 2. 캐스코드의 주파수 응답

 

 

---

증명 과정

 

KCL 1, 2를 통해 gmVx에 대한 식으로 써야한다.

캐스코드 증명 1

 

vgs2=-Vx가 되는 이는 아래와 같이 KVL로 알 수 있다.

어떤 기준 전압 Vx는 입력단자 M1의 드레인-소스 전압과 같음을 유의하면 증명 2와 같이 얻을 수 있다.

 

캐스코드 증명 2

 

이를 통해 식을 정리해서 풀면 전압이득을 구할 수 있다.

 

캐스코드 증명 3

 

---

---

차동 증폭기(Differential Amplifier)

---

차동 증폭기 해석에서는 계산의 편의를 위해서 어느정도 생략된게 있습니다.
낙심하지 마십시요... 여러분!! 어떤 결과를 초래하는지에 대해서만 이해하면 되니까요! 하하

 

사진 4. CAP이 포함된 차동 증폭기

 

전압 이득

(채널길이 변조를 무시하게 되면)

전압이득은 절반회로를 적용 가능하여 계산하게 된다면 CS 증폭기의 주파수 해석과 동일하게 나옴을 알 수 있다.

 

상단에 CS 증폭기의 주파수 해석이 있으니 해당 글을 참고하십시요

 

사진 5. 절반회로를 적용한 차동증폭기 해석

 

---

그 외에 절반회로의 적용은 아래 포스팅에서 확인할 수 있습니다.

 

2021.10.15 - [전공(Major)/전자회로와 아날로그 회로설계] - 차동증폭기의 대신호와 소신호해석

차동증폭기의 대신호와 소신호해석

---

공통 모드 이득을 알아보자

테일 전류원에 위치한 기생 커패시턴스(Cp) 가 없는 경우

 

사진 4에서 Cp가 없는 경우를 고려하여 어떤 결과가 나오는지에 대해 알아보자

 

공통 모드 이득은 축퇴 저항의 cs amp와 동일하게 나옴을 지난 차동증폭기 해석에서 알 수 있듯이

GmZout의 형태로 나옴을 알 수 있습니다.

 

식 3

 

식 3의 Gm은 gm/(1+gmro)가 되고 Zout은 출력 노드에서 보이는 임피던스 성분이다. (MOS의 기생 CAP은 생략됨)

 

테일 전류원에 기생커패시턴스(Cp)가 있는 경우

 

 

이전 글에서 언급한(아래 포스팅 참조)Acm-dm 식 19에서 Rd와 Rss가 각 커패시턴스와 병렬연결임을 고려하여 계산하면 아래와 같다.

 

식 4. (좌) : 공통모드 이득 (우) : 지난 포스팅에서 언급한 공통모드 이득(커패시턴스 고려 x)

차동 증폭기의 공통모드 이득은 높은 주파수로 갈 수록 사진 6을 통해 영향이 더 심해짐을 알 수 있다.

 

사진 6. 공통모드 이득의 주파수 응답

 

2021.10.18 - [전공(Major)/전자회로와 아날로그 회로설계] - 차동 증폭기의 공통모드 응답

차동 증폭기의 공통모드 응답

 

---

---